01.1985 год выпуска.
Микросхема К589ИР12 представляет собой многорежимный буферный регистр и предназначена для подключения различных внешних устройств микропроцессорного вычислительного устройства с помощью единой магистрали данных.
Осуществляет прием, хранение и выдачу машинного слова данных с разрядностью 8 бит и индикацию сигнала запроса внешнего устройства на захват магистрали данных.
ИС состоит из 8 информационных D-триггеров, 8 выходных буферных устройств с тремя устойчивыми состояниями, отдельного D-триггера для формирования запросов на прерывание и гибкой схемы управления режимами работы регистра.
Содержит 450 интегральных элементов.
Корпус К589ИР12 типа 239.24-2, масса не более 4 г.
Микросхема К589ИР12 — многорежимный буферный регистр (МБР), является универ¬сальным 8-разрядиым регистром с выходами, имеющими три состояния. Он имеет встроенную логическую схему и независимый триггер для формирования запроса на прерывание центрального процессора. Одни или несколько МБР могут использоваться для реализации многих типов интерфейсных и вспомогательных устройств, включая: простые регистры данных; буферные регистры со стробированием данных; мультиплексоры; двунаправленные шинные формирователи; прерываемые каналы ввода/вывода и др.
Условное графическое обозначение микро¬схемы приведено на фото 2
Назначение выводов— на фото 3.
Структурная схема показана на фото 4.
Микросхема состоит из восьми информационных D-триггеров, восьми выходных буфер¬ных устройств с тремя устойчивыми состояниями, отдельного D-триггера для формирования запросов на прерывание и гибкой схемы управления режимами работы регистра.
Информационные D-триггеры повторяют входную информацию при высоком уровне входного сигнала MDи (CS1 - CS2) = 1, а так¬же при EW=1 и MD=0, при низком уровне сигнала на входе EWи (CS1 - CS2)=1 при MD=0 происходит хранение входной инфор¬мации. Выходы каждого информационного триггера соединены с выходными буферными каскадами с тремя устойчивыми состояниями. Внутренняя шина выдачи информации РВ стробирует каждый выходной буферный кас¬кад. При наличии лог. 1 на шине РВ выходные буферные каскады разблокированы и данные поступают на выход соответствующей линии выходных данных (Q1—Q8). Условие выработки появления сигнала: PB=MDV CS1-CS2. Внутренняя шина записи информации Wстробирует каждый триггер регистра. При нали¬чии лог. 1 на шине происходит запись инфор¬мации в триггер с соответствующих входных информационных шин (D1—D8). Условие появления сигнала: W=EW ٨ MDV MD-CS1*XCS2. Информация в триггерах МБР обну¬ляется асинхронно входным сигналом CLR.
В МБР управляющими входами являются CS1, CS2, MDи EW. Эти входы используются для управления выборкой устройства, информацией регистра, состоянием выходных буфер¬ных каскадов и триггером запроса на прерывание.
Выборкой кристалла управляют входы CS1 и CS2. При наличии лог. 0 иа входе CS1 н лог. 1 на входе CS2 устройство выбрано. Сиг¬нал выборки кристалла (CS1, CS2) использу¬ется как синхросигнал для асинхронной установки состояния выходных буферных каскадов регистра и триггера запроса прерывания.
Вход MD(выбор режима) определяет одни из двух режимов работы. При наличии лог. О на входе MDустройство работает в режиме ввода. В этом режиме, выходные буферные каскады открыты, когда устройство выбрано. Управление записью осуществляется сигналом по входу EW.
При наличии лог. 1 на входе MD устройст¬во работает в режиме вывода. В этом случае выходные буферные каскады открыты незави¬симо от выборки устройства.
Вход EW используется как синхросигнал для записи информации в регистр при MD = 0 и для синхронной установки триггера запроса прерывания.
Триггер запроса прерывания служит для выработки сигнала запроса прерывания в про¬цессорной системе. При установке системы в исходное состояние инзким уровнем сигнала CLRтриггер запроса прерывания устанавли¬вается в 1, т. е. данное устройство не требует прерывания. Одновременно этим же сигналом происходит установка регистра в 0. Принято, что МБР находится в состоянии прерывания, когда выходу INRсоответствует лог. 0, что позволяет обеспечить прямое соединение с вхо¬дами запроса блока приоритетного прерыва¬ния. При работе в режиме ввода (т. е. иа вхо¬де MDсигнал низкого уровня) входной сигнал EWпроизводит запись информации в регистр данных и установку триггера запроса в 0. Триггер запроса прерывания устанавливается в 1 при условии выбора устройства (также вырабатывается сигнал прерывания на выходе 1NR).
На фото 5 и 6 — статические и динамиче¬ские параметры МБР соответственно.
